出口管制的约束对象正从芯片本身扩展到融资与物流环节;代工涨价与先进封装路线则分别从价格维度与集成维度重塑AI硬件的成本结构。
彭博社披露,由中国地方政府实体共同控股的半导科技租赁集团(Semi-Tech Leasing Group,2015年由国家集成电路产业投资基金设立)向北京监管部门提交的文件显示,该公司过去一年为广视科技采购超过700台服务器提供逾30亿元(约4.4亿美元)融资,其中一份合同明确涉及32台搭载英伟达B300芯片的华硕服务器。B300属Blackwell家族,按美国法规向华销售须获许可,该交易披露显示受限芯片流通链条中已出现与地方政府关联的融资支持。公司6月曾由「中芯IC租赁」更名,大基金2020年减持后,深圳、北京等多地地方政府成为主要股东。美方监管层近期正就出口管制框架下受限芯片流入中国的问题展开系统性审查。
核心看点:出口管制执行从货物流延伸至资金流。此前监管焦点集中于走私与转运路径,本次披露将地方国资背景的融资主体纳入审查视野,或成为后续许可证条件收紧与执法动作的直接依据。
供应链消息称台积电已敲定2027年1月起按制程节点调整晶圆代工出厂价格(wafer-out pricing),整体涨幅约3%–6%,2nm与3nm等先进节点领涨,成熟与特色工艺按产品类型、产能利用率与客户情况逐案议价。涨价动因包括AI数据中心建设带来的订单能见度延伸至2030年、产能持续紧张,以及美国晶圆厂建设成本约为台湾4–5倍带来的利润率压力(2nm初期爬坡预计摊薄毛利率3–4个百分点)。该幅度低于摩根士丹利此前8%–10%的预测区间,但预测口径含HPC附加费,与出厂价基础调整口径不同。
核心看点:代工涨价由成本推动转为供需双向驱动。在AI订单能见度已达2030年的背景下,代工环节议价权增强,晶圆成本上升将沿产业链向AI芯片客户传导,定制ASIC与商用GPU的整机成本结构随之重估。
行业分析指出,AI算力架构由分散式服务器转向数万颗GPU集群协同后,光互联带宽需求从400G加速迈向800G,1.6T已进入商用导入周期。当前产业呈现多技术路线并行格局:LPO(线性驱动可插拔光学)通过去DSP架构实现极致低功耗,适用于机柜内短距互联;NPO(近封装光学)将光引擎布置在GPU、NPU与交换芯片周边基板上,将高速电链路压缩至数厘米以内,通道损耗控制在13dB以下,800G及以上速率无需复杂DSP补偿,热设计与可维护性优于CPO;CPO(共封装光学)将光引擎与交换ASIC或GPU集成于同一封装内部,高速电信号传输距离由厘米级压缩至毫米级,功耗较传统架构降幅超50%,单位比特功耗由15–20pJ/bit降至5–10pJ/bit,支撑1.6T、3.2T迭代,但光电共封装工艺复杂,热管理、良率与产业标准仍处早期。
核心看点:三条路线并非替代关系,而是按集成度分层解决同一带宽密度与功耗问题。增量利润沿产业链向光芯片等接近性能瓶颈的环节迁移,硅光商业化将带动耦合器件、封测设备与保偏连接件等上游配套需求。
Intel Fellow Pooya Tadayon在IMAPS器件封装会议报告的解读显示,在晶体管微缩成本持续上升的背景下,先进封装已从配套工艺升级为延续摩尔定律的核心路径。报告要点包括:超过10层裸片堆叠的Super Stacks架构、晶圆对晶圆(W2W)与芯片对晶圆(C2W)混合键合的路线取舍、超大封装下的翘曲控制与近零负载液态金属互连设想,以及玻璃基板的光学集成路线图。作者判断未来十年半导体创新主战场正由单晶体管性能转向裸片间互连与堆叠,混合键合、3D热设计、测试与失效分析等能力成为关键瓶颈环节。
核心看点:头部厂商对先进封装的技术押注进一步具体化。混合键合良率与翘曲控制是决定2.5D/3D集成规模化节奏的核心变量,玻璃基板路线若兑现将改变载板与中介层的既有分工格局。