EDA巨头与晶圆代工厂的协作重心，正由工具认证转向与制程、先进封装路线图深度耦合的Agentic AI工程流程；存储接口IP与贸易救济两条线，同时框定AI算力供给的边界。
半导体AI日报 · 2026-09-25: 新思科技联手台积电深化Agentic AI芯片设计
01 · 新思科技与台积电深化合作，Agentic AI设计流程绑定A14、CoWoS与CPO
9月23日，Synopsys（新思科技）宣布与台积电达成新一轮合作：双方数字与模拟设计流程在A14制程完成认证，并围绕模拟电路迁移、实现分析与chiplet floorplan协同优化推进Agentic AI辅助设计工作流；封装侧扩展CoWoS多die电源完整性与热协同设计，并延续TSMC-COUPE共封装光学（CPO）的联合验证。
核心看点：Agentic AI的EDA工作流首次与特定制程节点（A14）和先进封装（CoWoS、CPO）路线图绑定，3DIC Compiler支持多die IVR协同设计与仿真；EDA、CAE与多物理场签核在代工厂平台层面完成一体化，AI系统芯片的工程复杂度向设计自动化环节转移。
02 · Cadence ChipStack新增RTL Generation Agent，规格直出生产级RTL
9月22日，Cadence为ChipStack AI Super Agent新增RTL Generation Agent，以自然语言提示完成spec-to-RTL生成、RTL分析与迭代优化，并将PPA（功耗-性能-面积）优化前移至前端设计早期。本田研发中心（Honda R&D）已在新一代车用SoC上评估该智能体，目标是压缩SoC开发周期。
核心看点：Agentic EDA覆盖范围从验证与调试扩展到RTL生成，前端设计链路基本贯通；Cadence官方口径显示其PPA表现优于基座模型生成的RTL（面积降低约24%、功耗降低约18%，厂商声明数据，Honda验证中）；超级智能体调度任务级智能体的分层架构在车规场景落地。
03 · GUC发布2nm 16Gbps HBM4E IP，已在客户AI ASIC采用
9月22日，GUC宣布其HBM4E PHY与控制器IP达到design-ready状态并已被客户AI ASIC采用。该IP基于台积电N2P工艺实现，已在CoWoS-L先进封装完成流片，全部签核工况下数据率达16 Gbps，为前代12 Gbps HBM4 IP（N3P）的升级。
核心看点：HBM接口IP速率从12G跃升至16Gbps，与下一代AI加速器的内存带宽路线图对齐；IP已在2nm制程加CoWoS-L完成流片，其专有interposer布局技术同时优化信号完整性（SI）与电源完整性（PI）；第三方HBM接口IP首次进入2nm量产生态，AI ASIC自研内存接口的依赖度上升。
04 · 美国ITC对DRAM设备启动337调查（III），美光、联想等五方在列
当地时间9月23日，美国国际贸易委员会（ITC）投票决定对特定DRAM设备及其下游产品和组件（III）启动337调查（编码337-TA-1523）。该案源于Netlist 8月11日的立案申请，主张涉案产品侵犯其四项美国注册专利；列名被告包括Micron、HPE、联想及Super Micro。
核心看点：这是Netlist 2026年发起的第二起DRAM 337案件（7月15日首案列名三星、谷歌、英伟达、博通等）；DRAM是AI服务器内存供给的关键环节，337救济令（有限排除令/禁止令）若落地，将推高美国下游服务器与消费电子供应链的合规成本与采购不确定性。
来源：CFM闪存市场（编译自中国贸易救济信息网）
参考资料
- Synopsys — Synopsys and TSMC Partner to Accelerate AI Systems Innovation with Agentic AI and Advanced Design（2026-09-23）
- HPCwire AIwire / Cadence — Cadence Expands ChipStack AI to Generate and Optimize RTL（2026-09-22）
- GUC / EE Times — GUC Announces 2nm 16 Gbps HBM4E IP（2026-09-22）
- CFM闪存市场 — 美国ITC对DRAM设备启动337调查(III)，美光、惠普、联想等在列（2026-09-24）