High NA EUV从设备路线走向光罩格式重构:晶圆级拼版限制解除后,大尺寸AI芯片的量产成本曲线将重估。
ASML与台积电于9月7日在SPIE BACUS会议前夕宣布建立跨行业12英寸光罩(Photomask)迁移联盟,目标2031年建成12英寸光罩试产线,2033年实现High NA EUV光刻系统面向先进制程的全面就绪。台积电计划2030年起在先进节点量产中导入High NA EUV,AI驱动晶体管架构复杂度上升将持续推高High NA曝光层数。
核心看点:光罩格式自1980年代以来未变,从6英寸向12英寸迁移将解除大尺寸AI芯片的拼版(Stitching)限制,提升晶圆厂产能利用率并降低单芯片成本。这是光刻产业链继High NA EUV设备之后的第二重技术节点,涉及光罩厂、设备商与晶圆厂的三方协同。
来源:ASML官方新闻稿 · Yahoo Finance
Bloomberg 9月8日报道,三星与台积电已承诺采用ASML的High NA EUV光刻机(单台约4亿美元):三星计划2028年用于DRAM高容量量产,台积电计划2030年用于先进逻辑节点量产,与已部署该设备的英特尔形成三巨头格局。两家公司同时加入12英寸光罩产业联盟。
核心看点:High NA EUV的商业化此前最大的不确定性在于客户需求能见度,此次两家最大代工厂同步承诺采用,为该设备族打开了量产采购通道。Barclays认为此举增强了2028-2030年AI芯片制程微缩的资本开支能见度。ASML股价过去一年累计涨幅超120%,High NA EUV是其未来增长的核心支柱。
SEMI中国《半导体制造》9月7日发布对巨霖科技、硅芯科技、墨芯人工智能等企业的访谈,总结Agentic AI时代国产EDA的三条趋势:工具从通用走向“专用+智能”;AI芯片竞争焦点从算力峰值转向成本效率;3D-IC正在重构从架构规划到物理实现的全链条设计方法论。
核心看点:访谈指出车规级SI/PI仿真仍缺乏统一量化基准,标准化缺位是国产仿真工具的主要卡点;硅芯科技在3D-IC布局布线方向强调多目标协同寻优;墨芯的稀疏计算路线以推理成本效率替代峰值算力竞争。Agentic EDA在国产工具链中处于从概念到产品落地的过渡期。
来源:SEMI大半导体产业网
IC-SRDI 2026期间,力成科技董事长蔡笃恭表示,公司计划至2027年投资超700亿新台币(约22亿美元)在新竹建设面板级封装(FOPLP)产线,最快2027年初启动量产,面向服务器CPU与AI计算芯片。力成与博通在新加坡的合资公司预计2028年前后投产面板级封装产能。
核心看点:面板级封装以矩形大基板替代圆形晶圆,单片515mm×510mm面板可产出约5倍标准尺寸的封装面积,直接提升封装面积利用率。力成FOPLP良率已突破90%、目标98%以上,AMD与博通为首批采用者。若按计划推进,其面板级封装量产时点将早于台积电自研CoPoS,封测厂在AI封装供应链中的话语权进一步上升。