半导体AI日报 · 2026-09-03: 台积电公布先进工艺蓝图，英特尔14A缺陷下降超预期
AI芯片的价值锚点正在从晶体管微缩，移向背面供电与垂直集成的系统工程。
01 · 台积电公布先进工艺蓝图：背面供电、HBM基座芯片与硅光子同步推进
台积电高性能计算业务发展总监李翔在半导体先进工艺技术上论坛披露先进逻辑路线图：A14P与A12延续超级功率轨背面供电架构，N2U扩展N2系列，覆盖移动、HPC与AI加速器。HBM基座芯片转用先进逻辑工艺，HBM4采用N12可将功耗降低45%以上、带宽提升2.5倍。
核心看点：台积电把摩尔定律从单芯片扩展为完整AI系统。SoIC垂直互连密度达传统2.5D微凸点的56倍，年底预计超11款主要客户产品完成设计定稿；CoWoS封装从5.5倍光罩向2028年14倍演进；硅光子COUPE平台200Gbps微环调制器今年进入商业量产。先进工艺的价值锚点正从逻辑晶体管转向「工艺+封装+内存」系统层，背面供电带来的临时键合、晶圆减薄与精确定位将提升单片晶圆的设备与耗材价值。
来源：EEPW（eepw.com.cn），2026-09-01
02 · 英特尔14A工艺缺陷密度下降超目标曲线，对标22nm节点
英特尔CFO戴维·津斯纳披露，14A工艺缺陷密度下降速度快于公司预设目标曲线，改善速率对标英特尔历史上最成熟的22nm节点。14A将搭载第二代RibbonFET环绕栅极晶体管、PowerDirect背面供电与High-NA EUV，对比18A可实现每瓦性能提升15%–20%或功耗降低25%–35%。
核心看点：14A计划2027年下半年内部风险试产、2028年大规模量产。关键信号是外部代工客户已从审阅技术文档转向询问产能规模与供货保障，内部产品团队开始基于14A开展芯片设计。缺陷控制是晶圆代工重建客户信心的核心，14A的量产爬坡结果将直接决定先进制程代工竞争格局在2028年前后的走向。
来源：EEPW（eepw.com.cn），2026-09-01
03 · 巨霖科技：国产EDA以SI/PI仿真切入客户体系，AI路径取「工程优先」
第六届集成电路设计创新会议（ICDIA 2026）媒体群访中，巨霖科技副总经理邓俊勇表示，国产EDA与国外巨头的差距不在算法本身，而在长期客户案例形成的「工具黏性」。其核心产品SIDesigner已覆盖DDR、LPDDR5、SerDes、HBM、UCIe等高速接口，112G SerDes已进入实际设计应用。
核心看点：国产EDA进入客户体系的路径正从「替代第一套工具」转向「第二套交叉验证工具」，客户愿以1–2套配额给国产工具做风险控制。对AI+EDA，巨霖判断仿真类工具不需要生成式大模型，现实路径是「通用模型底座+本地私有数据微调+RAG+本地化部署」，并指出「EDA的AI化首先是工程问题，其次才是模型问题」。SI/PI正从辅助设计工具演变为流片前的风险控制环节。
来源：电子创新网（eetrend.com），2026-09-02
04 · 中星微技术押注XPU异构架构，回应端侧AI多任务协同需求
ICDIA 2026媒体群访中，中星微技术总工程师施清平介绍XPU多核异构架构：将CPU、GPU、NPU、VPU与安全计算单元置于同一芯片体系，通过数据驱动、高速总线与HCP调度机制、内存管理组织异构资源，面向机器人、无人机、工业相机等端侧智能场景。
核心看点：端侧AI的负载正从单一推理任务转向「感知+推理+控制+安全」的多任务协同，芯片竞争从单一计算单元性能转向异构资源协同效率。调度机制、内存管理与数据搬运成为端侧芯片的实际壁垒；与云端GPU堆算力不同，端侧方案的约束是功耗、体积与成本，异构组织能力的工程化程度决定产品化可行性。
来源：电子创新网（eetrend.com），2026-09-01